ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES
Edson Moreno - Turma 168 - Horário: 3NP 5NP




Plano da disciplina


OBJETIVOS:

O cumprimento da disciplina busca dar ao aluno, ao final do semestre, condições de:
 1. Analisar circuitos digitais nos níveis de abstração lógico e de transferência entre registradores.
 2. Diferenciar claramente circuitos digitais combinacionais de circuitos digitais seqüenciais quanto ao comportamento.
 3. Compreender o modelo de programa armazenado de von Neumann e sua relação com as arquitetura e organização de computadores de uso geral.
 4. Conhecer os diferentes tipos de sistemas de entrada e saída e de memória.
 5. Verificar como os sistemas de entrada e saída e de memória afetam os sistemas de computação.

Unidade 1: Funcionamento do Processador


 1.1 Modelagem lógica de problemas - funções primitivas e tabelas-verdade
 1.2 Circuitos combinacionais e sequenciais
 1.3 A interface externa de um processador
 1.4 Organização interna - blocos de dados e de controle
 1.5 Registradores de trabalho e de controle
 1.6 Formatos de instruções e modos de endereçamento
 1.7 Relação entre linguagem de montagem, linguagem Assembly, e linguagem de alto nível

Unidade 2: Sistemas de Entrada e Saída


 2.1 Interface entre programa e dispositivo
  2.1.1 E/S Programada
   2.1.1.1 Modo Bloqueado
   2.1.1.2 Polling
   2.1.1.3 Interjeição
  2.1.2 Interrupção
  2.1.3 DMA - Acesso Direto à Memória
 2.2 Dispositivos periféricos e interfaces
  2.2.1 Interfaces seriais
  2.2.2 Interfaces paralelas
  2.2.3 Interfaces de vídeo
 2.3 Barramentos e chaveadores
 2.4 Armazenamento secundário

Unidade 3: Gerência de Memória


 3.1 Hierarquia de memórias
  3.1.1 Memória Cache
   3.1.1.1 Conceitos, características e organização
   3.1.1.2 Mapeamento de endereços
   3.1.1.3 Políticas de atualização
  3.1.2 Memória Virtual
   3.1.2.1 Conceitos, características e organização
   3.1.2.2 Sistemas paginados, segmentados e segmento-paginados
   3.1.2.3 Políticas de alocação, relocação e busca
  3.1.3 TLBs
  3.1.4 Estudo de casos

Undiade 4: Introdução as Arquiteturas para Processamento Paralelo


 4.1 Introdução
  4.1.1 Motivação para a exploração de paralelismo
  4.1.2 Medidas básicas de desempenho
  4.1.3 Complicadores, limitações, principais relações
 4.2 Paralelismo com múltiplos processadores
  4.2.1 Classificações
  4.2.2 Paradigmas de Comunicação
  4.2.3 Formas de interconexão