Agenda

• Modelo geral de um computador: a interface Processador-Memória
  • Conjunto de transparências a serem usadas nesta aula e na próxima

• Modelos gerais de organizações de computadores: von Neumann e Harvard
• Classificação das arquiteturas conforme o conjunto de instruções (Ler HP 2.2 p.67) - máquina de pilha, máquinas com acumulador, máquinas com conjunto de registradores (de uso geral) (subdivididas em registrador-memória e registrador-registrador)

• Elementos definitórios de uma arquitetura:
• (i) Registradores, (ii) Modos de Endereçamento, (iii) Conjunto de Instruções, (iv) Formatos de Instrução, (v) Linguagem de Montagem
• Tipo, quantidade e tamanho de operandos (Ler HP 2.5 p.77) - Modos de endereçamento - imediato, direto, base-deslocamento, indexado
• Endereçamento de memória (Ler HP 2.3 p.70)

• Tipos de operações (Ler HP 2.7 p.79)
• Codificação de instruções (Ler HP 2.10 p.86)
• A função do compilador (Ler HP 2.11 p.89)
• Arquitetura MIPS: características

• Conjunto de instruções da arquitetura MIPS
• Modos de endereçamento (Ler PH p.85)
• Conjunto de registradores
• Operações registrador-registrador
• Acesso à memória via instruções load/store
• Formato do código objeto
• Exemplo a ser apresentado em aula:
  • Soma uma constante a cada elemento de um vetor

• SIMULADOR SPIM - Documentação e tutorial:
  • Simulador SPIM - versão para Windows - spimwin.exe
    Instalação (caso não exista grupo PCSPIM for Windows no Strat Menu --> Programs): (1) salve o simulador em um diretório de trabalho; (2) execute o instalador; (3) para simular, execute o pcspim.exe; (4) a primeira vez que se executa o simulador ele pede para achar o arquivo "trap.handler" que se encontra no diretório de instalação do SPIM.
  • Apêndice A de PH - documentação do processador MIPS - cod-appa.pdf
  • Simulador SPIM - documentação introdutória - spimwin.pdf
  • Simulador SPIM - documentação mais completa - spim_documentation.pdf
  • Simulador SPIM - tutorial introdutório - spim_tutorial.pdf
• Exemplos a serem apresentados em aula:
  • Meu primeiro programa MIPS
  • Soma uma constante a cada elemento de um vetor

Salas 310/311

• Instruções de controle de fluxo: branches (opcodes 10 e 11), jumps (opcode 4)
• Especificação do Trabalho TP1
• Lista de Grupos x Trabalhos Confirmados
• Material de Apoio para o Trabalho TP1

Salas 310/311

• Instruções de comparação (test and set) (opcodes 4 e 8) slts (set if less than)
• Exemplo a ser apresentado em aula:
  • Conta o número de letras maiúsculas em um string, versão não-compactada (uma letra por palavra)
  • Conta o número de letras maiúsculas em um string, versão compactada (4 letras por palavra)
    • Esta versão é mais otimizada que a desenvolvida em aula, usando $t1 para guardar segmento do string a $t6 para char em tratamento
  • Link para um exemplo de Tabela ASCII

Salas 310/311

• multiplicação por deslocamentos
• Exercícios: Especificação dos três exercícios a serem feitos na aula
• Continuação dos exercícios da aula anterior
• Compilação da estrutura switch (uso de ponteiros)

• Chamadas não aninhadas - subrotinas folha e a instruções JAL e JALR
• Chamadas aninhadas - rotinas aninhadas com uso da pilha
• Chamadas recursivas - caso especial de chamadas aninhadas
• Laboratório com exercício de chamada a procedimentos
• Exemplo de programa com chamadas recursivas de subrotina: fatorial
• Exercício de recursão: divisão por dois recursiva

• Exercícios referentes à programação em linguagem de montagem (assembly) do MIPS

Salas 310/311

• Instruções executadas
• Tempo de execução
• CPI: ciclos de ciclos de relógio (clocks) por instrução - CPI
• MIPS, SPEC, etc.

  Data Final  de Entrega do Trabalho T1 (peso: 10% de G1)

Medidas de Desempenho - Conclusão

Unidade III: Bloco de Dados e Bloco de Controle

Leiam um pouco sobre o MIPS na Wikipedia

• Componentes básicos do bloco de dados:
• Revisão de blocos digitais básicos - decodificadores, multiplexadores, demultiplexadores, registradores, memórias RAM e ROM - conclusão

• Revisão de blocos digitais básicos - decodificadores, multiplexadores, demultiplexadores, registradores, memórias RAM e ROM - conclusão
• Controle do PC: memória de instruções, registrador, somador
• Banco de Registradores
• ULA; Unidade lógico-Aritmética
• Memória de dados

Implementação do bloco de dados monociclo (1/6) (Ler PH 5 p.196-217)

• Discussão da estrutura do processador para implementar algumas das instruções com formato R (ADDU, SUBU, AND, OR, XOR, NOR) e as algumas das instruções com formato I (ORI, LW e SW). Siga o link para explicações dos 4 formatos básicos de instruções do MIPS.
• Abrir o projeto VHDL da versão inicial do MIPS, disponível em mips_V0.zip

Salas 310/311

Implementação do bloco de dados monociclo (2/6) (Ler PH 5 p.196-217)

• Abrir o projeto VHDL da versão inicial do MIPS, disponível em mips_V0.zip

Salas 310/311

Implementação do bloco de dados monociclo (3/6) (Ler PH 5 p.196-217)

• Discussão das implementações multiciclo e monociclo
• Características temporais de sistemas síncronos - como calcular freqüência máxima de operação de sistemas síncronos
• Apresentação do código VHDL para este processador
• Simulação do bloco de dados monociclo
• Sua CPU é Little ou Big Endian? little_big.c Execução no PC (x86): "Little endian". Execução na Sun (SPARC): "Big endian"

Implementação do bloco de dados monociclo (4/6) (Ler PH 5 p.196-217)

• Usar como programa de teste o prog2.asm
• Programa de teste utilizado: prog1.asm (neste exemplo, antes de se gerar o Dump do código no MARS substituir a primeira instrução pelo ori da segunda, ou seja, a primeira e segunda instrução serão iguais)

Salas

310/311

Implementação do bloco de dados monociclo (5/6) (Ler PH 5 p.196-217)

Especificação do Trabalho T2

• Atenção, implementação do MIPS_V0 revisada para o ambiente MARS, com bug no ORI corrigido (mips_V0.zip)
• Exemplo: inclusão da capacidade de executar a instrução LUI na organização MIPS_V0 monocico. Nova versão, mips_V1.zip.

Salas

310/311

Implementação do bloco de dados monociclo (6/6) (Ler PH 5 p.196-217)

• Exercício para Aula Prática: alterar a implementação mips_V1 para dar a esta capacidade de executar as seguintes instruções adicionais:
  ADDIU, ANDI, XORI
• Inclusão dos saltos condicionais / incondicionais (J) e do JAL

Desempenho e limitações da implementação monociclo

• Abrir o arquivo com as instruções para a aula inclusao_beq.doc
• Usar o programa prog3.asm para teste do BEQ

Lâminas da aula (1-26): multi_ciclo_apresentacao.pdf . Se o PDF estiver rotacionado, use o botão de girar do Acrobat Reader - ao lado do zoom.

• Lâminas da aula (27-40), mesmo conjunto de lâminas da aula anterior
• Bloco de controle com máquina de estados
• Tempo de execução de programas

• Executar as tarefas descritas no arquivo simulacao_mr_std.doc. Fazer exercícios propostos no final do documento
• Descrição VHDL - mips_multiciclo.vhd
• Test bench - mrStd_tb.vhd
• Código de teste - rotinas_aninhadas.asm
• Documento de Especificação da implementação de um subconjunto do MIPS - MIPS_S (em PDF)

• Exercícios para a unidade III

Salas

310/311

Data Final  de Entrega do Trabalho T2 (peso: 10% de G1)

• Algoritmo de multiplicação serial
• Integração do multiplicador ao processador MIPS
• Arquivos para a aula: mult_div.ppt e mult_div.zip
• O arquivo mult_div.ppt corresponde às lâminas com a explicação da multiplicação e divisão seriais
• O arquivo mult_div.zip corresponde ao projeto Active-HDL a ser usado na próxima aula

• Instruções para a aula: inclusao_mult_div.doc
• Código de teste: mult_div.txt e mult_div.asm
• Multiplicador/Divisor em VHDL: multi_div.vhd
• Descrição VHDL - mips_multiciclo.vhd
• Test bench - mrStd_tb.vhd

• Continuação da aula anterior, com a apresentação do projeto mult/div

Salas 310/311

Especificação do Trabalho Prático 3 (T3) (peso: 20% de G1)

• Especificação: trabalho_prático 3 org.doc
• Material para realizar o trabalho:

1. projeto completo do MIPS_S resultante do estudo dirigido completado na aula de hoje. Cada Grupo deve gerar sua implementação, a partir da Descrição VHDL do mips_multiciclo.vhd. Não será fornecido outro código fonte.

Salas 310/311

Salas 310/311

Salas 310/311

Data Final  de Entrega do Trabalho T3 (para TODOS os grupos, peso: 20% de G1)