

Pontifícia Universidade Católica do Rio Grande do Sul
Instituto de Informática
Organização de Computadores - GAPH

Unidade 4* - Aulas 1/2:

“Pipelines”, “Hazards” e “Forwarding”

Profs. Fernando Gehm Moraes e Ney Laert Vilar Calazans
Porto Alegre, junho de 1998

Gaph
Grupo de Arquitetura de Projetos de Microarquitetura

* Adaptado de Apresentações de Randy Katz, University of Berkeley

Sumário

- ⦿ Pipeline
 - Introdução
 - Pipelines em Computadores
 - Arquitetura DLX
 - Organização DLX com Pipelines
- ⦿ Hazards
 - Hazards Estruturais
 - Hazards de Dados
 - Forwarding

Gaph
Grupo de Arquitetura de Projetos de Microarquitetura

Sumário

- ⦿ Pipeline
 - Introdução
 - » Bibliografia:
 - Hennessy, J. L. & Paterson, D. A. *Computer Architecture: a quantitative approach*. Morgan Kaufmann, Segunda Edição, 1996.
 - Capítulos 3 (Pipelines com estudo de caso - DLX), 2 (Especificação da arquitetura DLX), 4 (Pipeline Avançado).

Gaph
Grupo de Arquitetura de Projetos de Microarquitetura

Pipeline é Natural!

- ⦿ Exemplo da Lavanderia:
- ⦿ Ana, Bernardo, Cátia e Davi têm cada um uma trouxa de roupas para lavar, secar e dobrar;
- ⦿ Lavagem leva 30 minutos;
- ⦿ Secagem leva 40 minutos;
- ⦿ Dobragem leva 20 minutos.

Lavanderia Seqüencial

Time	18	19	20	21	22	23	Meia noite
Order das tarefas	A	B	C	D			
Time	30	40	20	30	40	20	30

- ⦿ Lavanderia seqüencial: 6 horas para 4 cargas
- ⦿ Se aprendessem pipeline, quanto tempo levaria?

Lavanderia pipeline


Time	18	19	20	21	22	23	Meia noite
Order das tarefas	A	B	C	D			
Time	30	40	40	40	20		

- ⦿ Lavanderia pipeline levaria 3.5 horas para 4 cargas

Definições para Pipelines

- ⦿ Pipeline = em inglês, tubo, oleoduto - instruções entram numa ponta e são processadas na ordem de entrada;
- ⦿ Tubo é dividido em **estágios** ou **segmentos**;
- ⦿ Tempo que uma instrução fica no tubo = **latência** ;
- ⦿ Número de instruções executadas na unidade de tempo = **desempenho** ou “**throughput**”.
- ⦿ Tempo que uma instrução permanece em um estágio = **círculo de máquina** - normalmente, igual a um ciclo de relógio (excepcionalmente dois);
- ⦿ **Balanceamento** - medida da uniformidade do tempo gasto em cada estágio.

Lições ensinadas por Pipelines



Sumário

- ⦿ Pipeline
- [Introdução]
- Pipelines em Computadores



Gaph
Grupo de Algoritmos e Projetos de Algoritmos

9


Pipelines em Computadores

- ⦿ Técnica de implementação - múltiplas instruções com execução superposta;
- ⦿ Chave para criar processadores velozes, hoje;
- ⦿ Similar a uma linha de montagem de automóveis:
 - Linha de montagem: vários estágios; cada estágio em paralelo com outros, sobre automóveis diferentes;
 - Pipeline em computadores: cada estágio completa parte de instrução; como antes, diferentes estágios sobre partes de diferentes instruções; Registradores separam estágios;
 - Partes de uma instrução: Busca, busca de operandos, execução.

10

Organização Geral Pipeline

- ⦿ Alternância de elementos de memória e blocos combinacionais:
 - memória: segura dados entre estágios, entre ciclos de relógio;
 - CCs: lógica combinacional, processam informação.



11

Pipelines em Computadores

- ⦿ Se estágios perfeitamente “balanceados”:
 - tempo para terminar de executar instruções com pipeline = tempo por instrução na máquina sem pipeline / número de estágios no pipeline;
- ⦿ Meta do projetista - balancear estágios;

12

Pipelines - Vantagens e Inconvenientes

Vantagens

- reduz tempo médio de execução de programas;
- reduz o CPI (clocks por instrução) médio;
- reduz duração do ciclo de clock;
- acelera processamento sem mudar forma de programação.

Inconvenientes

- estágios em geral não podem ser totalmente balanceados;
- implementação complexa, acrescenta custos (hardware, tempo);
- para ser implementado, conjunto de instruções deve ser simples.

Conclusão

- Pipelines são difíceis de implementar, fáceis de usar.

13

Sumário

Pipeline

- Introdução
- Pipelines em Computadores
- Arquitetura DLX



Gaph
Grupo de Algoritmos para a Prática

14

Arquitetura DLX-1

Microprocessador RISC de 32 bits, load-store

- 32 registradores de 32 bits de propósito geral (GPRs) - R0-R31;
- registradores de ponto flutuante (FPRs) visíveis como precisão simples, 32x32 (F0, F1, ..., F31) ou precisão dupla 16x64 (F0, F2, ..., F30);
- R0 é constante, vale 0;
- Alguns registradores especiais - Status, FPStatus.

Modos de endereçamento

- imediato com operando de 16 bits (em hardware);
- base-deslocamento com endereço de 16 bits (em hardware);
- a registrador (base deslocamento com deslocamento 0);
- absoluto (direto) com operando de 16 bits (base-deslocamento R0 é base).

Memória endereçável a byte, modo Big Endian

- acesso a byte, meia-palavra (16 bits) ou palavra (32bits).

15

Arquitetura DLX-2

Formatos de Instrução

- Tipo I:
 - » Loads, stores, de bytes, meia-palavra e palavra, todos os imediatos, saltos condicionais (rs1 é registrador, rd não usado), salto incondicional a registrador;
- Tipo R:
 - » operações com a ULA e registradores, func diz a operação, operações com registradores especiais;
- Tipo J:
 - » salto incondicional, exceções e retornos de exceção.

6	5	5	16
Opcode	rs1	rd	imediato

6	5	5	5	11
Opcode	rs1	rs2	rd	func

6	26
Opcode	deslocamento a somar ao PC

16

Sumário

Pipeline



- Introdução
- Pipelines em Computadores
- Arquitetura DLX
- Organização DLX com Pipelines

Gaph
Grupo de Algoritmos para a Prática

17

Ciclos de Máquina do DLX - 1 de 2

1- Ciclo de Busca de Instrução (IF):

- IR <-- Mem(PC); NPC <-- PC+4;

2 - Ciclo de decodificação de instrução/busca de registrador (ID)

- A <-- Regs(IR[6:10]); B <-- Regs(IR[11:15]); Imm <-- (IR[16])¹⁶#IR[16:31];
- A, B, Imm são regis temporários; operação sobre Imm é Extensão de sinal.

3 - Ciclo de execução e cálculo de endereço efetivo (EX)


- Referência à memória: ALUoutput <-- A + Imm;
- Instrução Reg-Reg/ALU: ALUoutput <-- A op B;
- Instrução Reg-Imm/ALU: ALUoutput <-- A op Imm;
- Desvios condicionais: ALUoutput <-- NPC + Imm; Cond <-- (A op 0);
 - op no último tipo é um operador relacional, tal como <, >, ==, etc.

18


Ciclos de Máquina do DLX - 2 de 2

- ④ 4 - Ciclo de acesso à memória/termino de desvio condicional (MEM)
 - Referência à memória: $LMD \leftarrow Mem[ALUoutput]$ OU $Mem[ALUoutput] \leftarrow B$;
 - Desvio Condisional: if (cond) PC $\leftarrow ALUoutput$ else PC $\leftarrow NPC$;
- ⑤ 5 - Ciclo de atualização ou write-back (WB)
 - Instrução Reg-Reg/ALU: $Regs(IR[16:20]) \leftarrow ALUoutput$;
 - Instrução Reg-Imm/ALU: $Regs(IR[11:15]) \leftarrow ALUoutput$;
 - Instrução Load: $Regs(IR[11:15]) \leftarrow LMD$;
- ⑥ Próxima página ilustra a implementação sem pipeline.

Um Bloco de Dados p/ o DLX Fig 3.1, Página 130




Bloco de Dados DLX com Pipeline Fig 3.4, Página 137



- Controle de Dados Estacionário
-decodificação local para cada fase da instrução ou estágio do pipeline

Pipelines ao longo do Tempo Fig 3.3, Página 133



Pipeline em Computadores é Complicado!



- ① Limitações de pipelines: **Hazards** (perigos) evitam que uma próxima instrução execute durante um determinado ciclo de clock:
 - **Hazard estrutural**: HW não pode dar suporte a uma determinada combinação de instruções;
 - **Hazard de dados**: Instrução depende do resultado de uma instrução anterior ainda no pipeline;
 - **Hazard de controle**: Pipeline de saltos e outras instruções que mudam o PC.
- ② Solução comum é suspender (**stall**) o pipeline até que o hazard “**bolhas**” temporais no pipeline (tratado a seguir).

23

Sumário

- Pipeline
 - Introdução
 - Pipelines em Computadores
 - Arquitetura DLX
 - Organização DLX com Pipelines
- Hazards
 - Hazards Estruturais





Equação de Speed Up para Pipeline

Speedup from pipelining = $\frac{\text{Ave Instr Time unpipelined}}{\text{Ave Instr Time pipelined}}$
 $= \frac{\text{CPI}_{\text{unpipelined}} \times \text{Clock Cycle}_{\text{unpipelined}}}{\text{CPI}_{\text{pipelined}} \times \text{Clock Cycle}_{\text{pipelined}}}$
 $= \frac{\text{CPI}_{\text{unpipelined}}}{\text{CPI}_{\text{pipelined}}} \times \frac{\text{Clock Cycle}_{\text{unpipelined}}}{\text{Clock Cycle}_{\text{pipelined}}}$

Ideal CPI = $\text{CPI}_{\text{unpipelined}} / \text{Pipeline depth}$

Speedup = $\frac{\text{Ideal CPI} \times \text{Pipeline depth}}{\text{CPI}_{\text{pipelined}}} \times \frac{\text{Clock Cycle}_{\text{unpipelined}}}{\text{Clock Cycle}_{\text{pipelined}}}$

Equação de Speed Up para Pipeline







$\text{CPI}_{\text{pipelined}} = \text{Ideal CPI} + \text{Pipeline stall clock cycles per instr}$







Speedup = $\frac{\text{Ideal CPI} \times \text{Pipeline depth}}{\text{Ideal CPI} + \text{Pipeline stall CPI}} \times \frac{\text{Clock Cycle}_{\text{unpipelined}}}{\text{Clock Cycle}_{\text{pipelined}}}$

Speedup = $\frac{\text{Pipeline depth}}{1 + \text{Pipeline stall CPI}} \times \frac{\text{Clock Cycle}_{\text{unpipelined}}}{\text{Clock Cycle}_{\text{pipelined}}}$

- Exemplo: duas portas vs. uma porta**
- Máquina A: Memória de duas portas;
 - Máquina B: Memória de uma porta, mas com implementação pipeline possui um clock 1.05 vezes mais rápido (5%);
 - CPI ideal = 1 para ambos;
 - Loads são 40% das instruções executadas;
- SpeedUp_A = Pipeline Depth/(1 + 0) × (clock_{unpipe}/clock_{pipe})
= Pipeline Depth
- SpeedUp_B = Pipeline Depth/(1 + 0.4 × 1) × (clock_{unpipe}/(clock_{unpipe} / 1.05))
= (Pipeline Depth/1.4) × 1.05
= 0.75 × Pipeline Depth
- SpeedUp_A/SpeedUp_B = Pipeline Depth/(0.75 × Pipeline Depth)
= 1.33
- Máquina A é 1.33 vezes mais rápida (33%).


- Sumário**
- Pipeline
 - Introdução
 - Pipelines em Computadores
 - Arquitetura DLX
 - Organização DLX com Pipelines
 - Hazards
 - Hazards Estruturais
 - Hazards de Dados
- Gaph**
Fórmula de Aceleração dos Projetos de Máquinas







Compilador pode evitar Stalls de Loads



43



Resumo de Pipelines

- Superpõe tarefas, é fácil se tarefas são totalmente independentes;
- Speed Up \leq Profundidade do Pipeline; se CPI ideal é 1, então:

$$\text{Speedup} = \frac{\text{Pipeline Depth}}{1 + \text{Pipeline stall CPI}} \times \frac{\text{Clock Cycle Unpipelined}}{\text{Clock Cycle Pipelined}}$$

- Hazards limitam desempenho de pipelines:

- Estrutural: precisa de mais recursos de HW;
- Dados: precisa de forwarding e escalonamento por compilador;
- Controle: discute-se em Arquitetura de Computadores.

44



Por hoje é só! Até a próxima!



Organização de Computadores

45