

Unidade 4* - Aulas 1/2:

“Pipelines”, “Hazards” e “Forwarding”

Profs. Fernando Gehm Moraes e Ney Laert Vilar Calazans

Porto Alegre, junho de 1998

* Adaptado de Apresentações de Randy Katz, University of Berkeley



Sumário

◎ Pipeline

- Introdução
- Pipelines em Computadores
- Arquitetura DLX
- Organização DLX com Pipelines

◎ Hazards

- Hazards Estruturais
- Hazards de Dados
- Forwarding



Sumário

◎ Pipeline

– Introdução

» Bibliografia:

- Hennessy, J. L. & Paterson, D. A. *Computer Architecture: a quantitative approach*. Morgan Kaufmann, Segunda Edição, 1996.
- Capítulos 3 (Pipelines com estudo de caso - DLX), 2 (Especificação da arquitetura DLX), 4 (Pipeline Avançado).




Pipeline é Natural!

◎ Exemplo da Lavanderia:


- ◎ Ana, Bernardo, Cátia e Davi têm cada um uma trouxa de roupas para lavar, secar e dobrar;



- ◎ Lavagem leva 30 minutos;
- ◎ Secagem leva 40 minutos;
- ◎ Dobragem leva 20 minutos.




Lavanderia Seqüencial



◎ Lavanderia seqüencial: 6 horas para 4 cargas

◎ Se aprendessem pipeline, quanto tempo levaria?

Lavanderia pipeline



◎ Lavanderia pipeline levaria 3.5 horas para 4 cargas

Pipelines - Vantagens e Inconvenientes

- Vantagens
 - reduz tempo médio de execução de programas;
 - reduz o CPI (clocks por instrução) médio;
 - reduz duração do ciclo de clock;
 - acelera processamento sem mudar forma de programação.
- Inconvenientes
 - estágios em geral não podem ser totalmente balanceados;
 - implementação complexa, acrescenta custos (hardware, tempo);
 - para ser implementado, conjunto de instruções deve ser simples.
- Conclusão
 - Pipelines são difíceis de implementar, fáceis de usar.

13

Sumário

- Pipeline
 - Introdução
 - Pipelines em Computadores
 - Arquitetura DLX



Gaph
Grupo de Análise de Projeto de Hardware

14

Arquitetura DLX-1



- Microprocessador RISC de 32 bits, load-store
 - 32 registradores de 32 bits de propósito geral (GPRs) - R0-R31;
 - registradores de ponto flutuante (FPRs) visíveis como precisão simples, 32x32 (F0, F1, ..., F31) ou precisão dupla 16x64 (F0, F2, ..., F30);
 - R0 é constante, vale 0;
 - Alguns registradores especiais - Status, FPStatus.
- Modos de endereçamento
 - imediato com operando de 16 bits (em hardware);
 - base-deslocamento com endereço de 16 bits (em hardware);
 - a registrador (base deslocamento com deslocamento 0);
 - absoluto (direto) com operando de 16 bits (base-deslocamento R0 é base).
- Memória endereçável a byte, modo Big Endian
 - acesso a byte, meia-palavra (16 bits) ou palavra (32bits).

15

Arquitetura DLX-2

Formatos de Instrução

- Tipo I:
 - » Loads, stores, de bytes, meia-palavra e palavra, todos os immediatos, saltos condicionais (rs1 é registrador, rd não usado), salto incondicional a registrador;
- Tipo R:
 - » operações com a ULA e registradores, func diz a operação, operações com registradores especiais;
- Tipo J:
 - » salto incondicional, exceções e retornos de exceção.



16

Sumário

- Pipeline
 - Introdução
 - Pipelines em Computadores
 - Arquitetura DLX
 - Organização DLX com Pipelines



Gaph
Grupo de Análise de Projeto de Hardware

17

Ciclos de Máquina do DLX - 1 de 2

- 1- Ciclo de Busca de Instrução (IF):
 - $IR \leftarrow Mem(PC); NPC \leftarrow PC+4;$
- 2 - Ciclo de decodificação de instrução/busca de registrador (ID)
 - $A \leftarrow Regs[IR[6:10]]; B \leftarrow Regs[IR[11:15]]; Imm \leftarrow (IR[16])^{26} \# IR[16:31];$
 - A, B, Imm são regs temporários; operação sobre Imm é Extensão de sinal.
- 3 - Ciclo de execução e cálculo de endereço efetivo (EX)
 - Referência à memória: $ALUoutput \leftarrow A + Imm;$
 - Instrução Reg-Reg/ALU: $ALUoutput \leftarrow A \text{ op } B;$
 - Instrução Reg-Imm/ALU: $ALUoutput \leftarrow A \text{ op } Imm;$
 - Desvios condicionais: $ALUoutput \leftarrow NPC + Imm; Cond \leftarrow (A \text{ op } B);$
 - op no último tipo é um operador relacional, tal como <, >, ==, etc.


18

Ciclos de Máquina do DLX - 2 de 2

- 4 - Ciclo de acesso à memória/término de desvio condicional (MEM)
 - Referência à memória: $LMD \leftarrow Mem[ALUoutput]$ ou $Mem[ALUoutput] \leftarrow B$;
 - Desvio Condicional: $if (cond) PC \leftarrow ALUoutput$ else $PC \leftarrow NPC$;
- 5 - Ciclo de atualização ou write-back (WB)
 - Instrução Reg-Reg/ALU: $Regs(IR[16:20]) \leftarrow ALUoutput$;
 - Instrução Reg-Imm/ALU: $Regs(IR[11:15]) \leftarrow ALUoutput$;
 - Instrução Load: $Regs(IR[11:15]) \leftarrow LMD$;
- Próxima página ilustra a implementação sem pipeline.


19

Um Bloco de Dados p/ o DLX Fig 3.1, Página 130



20


Bloco de Dados DLX com Pipeline Fig 3.4, Página 137



- Controle de Dados Estacionário
 - decodificação local para cada fase da instrução ou estágio do pipeline

21

Pipelines ao longo do Tempo Fig 3.3, Página 133



22

Pipeline em Computadores é Complicado!

- Limitações de pipelines: **Hazards** (perigos) evitam que uma próxima instrução execute durante um determinado ciclo de clock:
 - Hazard estrutural**: HW não pode dar suporte a uma determinada combinação de instruções;
 - Hazard de dados**: Instrução depende do resultado de uma instrução anterior ainda no pipeline;
 - Hazard de controle**: Pipeline de saltos e outras instruções que mudam o PC.
- Solução comum é suspender (**stall**) o pipeline até que o hazard “**bolhas**” temporais no pipeline (tratado a seguir).

23

Sumário

- Pipeline
 - Introdução
 - Pipelines em Computadores
 - Arquitetura DLX
 - Organização DLX com Pipelines
- Hazards
 - Hazards Estruturais




Gaph
Grupo de Aplicações Gráficas de Hardware

24


Hazard Estrutural / Memórias de uma porta

Fig 3.6, Página 142



Hazard Estrutural / Memórias de uma porta

Fig 3.7, Página 143



Equação de Speed Up para Pipeline

$$\begin{aligned} \text{Speedup from pipelining} &= \frac{\text{Ave Instr Time unpipelined}}{\text{Ave Instr Time pipelined}} \\ &= \frac{\text{CPI}_{\text{unpipelined}} \times \text{Clock Cycle}_{\text{unpipelined}}}{\text{CPI}_{\text{pipelined}} \times \text{Clock Cycle}_{\text{pipelined}}} \\ &= \frac{\text{CPI}_{\text{unpipelined}}}{\text{CPI}_{\text{pipelined}}} \times \frac{\text{Clock Cycle}_{\text{unpipelined}}}{\text{Clock Cycle}_{\text{pipelined}}} \end{aligned}$$

$$\text{Ideal CPI} = \text{CPI}_{\text{unpipelined}} / \text{Pipeline depth}$$

$$\text{Speedup} = \frac{\text{Ideal CPI} \times \text{Pipeline depth}}{\text{CPI}_{\text{pipelined}}} \times \frac{\text{Clock Cycle}_{\text{unpipelined}}}{\text{Clock Cycle}_{\text{pipelined}}}$$

Equação de Speed Up para Pipeline

$$\text{CPI}_{\text{pipelined}} = \text{Ideal CPI} + \text{Pipeline stall clock cycles per instr}$$

$$\text{Speedup} = \frac{\text{Ideal CPI} \times \text{Pipeline depth}}{\text{Ideal CPI} + \text{Pipeline stall CPI}} \times \frac{\text{Clock Cycle}_{\text{unpipelined}}}{\text{Clock Cycle}_{\text{pipelined}}}$$

$$\text{Speedup} = \frac{\text{Pipeline depth}}{1 + \text{Pipeline stall CPI}} \times \frac{\text{Clock Cycle}_{\text{unpipelined}}}{\text{Clock Cycle}_{\text{pipelined}}}$$

Exemplo: duas portas vs. uma porta

- Máquina A: Memória de duas portas;
 - Máquina B: Memória de uma porta, mas com implementação pipeline possui um clock 1.05 vezes mais rápido (5%);
 - CPI ideal = 1 para ambos;
 - Loads são 40% das instruções executadas;
- $$\begin{aligned} \text{SpeedUp}_A &= \text{Pipeline Depth} / (1 + 0) \times (\text{clock}_{\text{unpipe}} / \text{clock}_{\text{pipe}}) \\ &= \text{Pipeline Depth} \\ \text{SpeedUp}_B &= \text{Pipeline Depth} / (1 + 0.4 \times 1) \\ &\quad \times (\text{clock}_{\text{unpipe}} / (\text{clock}_{\text{unpipe}} / 1.05)) \\ &= (\text{Pipeline Depth} / 1.4) \times 1.05 \\ &= 0.75 \times \text{Pipeline Depth} \\ \text{SpeedUp}_A / \text{SpeedUp}_B &= \text{Pipeline Depth} / (0.75 \times \text{Pipeline Depth}) \\ &= 1.33 \end{aligned}$$
- Máquina A é 1.33 vezes mais rápida (33%).

Sumário

Pipeline







- Introdução
- Pipelines em Computadores
- Arquitetura DLX
- Organização DLX com Pipelines

Hazards

- Hazards Estruturais
- Hazards de Dados




Gaph
Grupo de Análise e Projeto de Hardware



Mudança de HW para Forwarding


Fig 3.20, Página 161



37

Hazard de Dados mesmo com Forwarding


Fig 3.12, Página 153



38

Hazard de Dados mesmo com Forwarding

Fig 3.13, Página 154



39

Escalonamento em Software para evitar Hazards de Loads

O compilador tenta produzir código eficiente para

$a = b + c;$

$d = e - f;$

assumindo a, b, c, d, e, e f em memória.

Código lento:


LW Rb,b
LW Rc,c
ADD Ra,Rb,Rc
SW a,Ra
LW Re,e
LW Rf,f
SUB Rd,Re,Rf
SW d,Rd

Código Rápido:

LW Rb,b
LW Rc,c
LW Re,e
ADD Ra,Rb,Rc
LW Rf,f
SW a,Ra
SUB Rd,Re,Rf
SW d,Rd

40

Código lento




24 ciclos ao invés de 12!!!!

- : significa estágio não utilizado na operação corrente, só transfere informação

41

Código rápido, re-escalado




19 ciclos ao invés dos 24 anteriores. 25 + rápido!!!!

- : significa estágio não utilizado na operação corrente, só transfere informação

42

Compilador pode evitar Stalls de Loads



43

Resumo de Pipelines

- Superpõe tarefas, é fácil se tarefas são totalmente independentes;
- Speed Up $\leq$ Profundidade do Pipeline; se CPI ideal é 1, então:

$$\text{Speedup} = \frac{\text{Pipeline Depth}}{1 + \text{Pipeline stall CPI}} \times \frac{\text{Clock Cycle Unpipelined}}{\text{Clock Cycle Pipelined}}$$

- Hazards limitam desempenho de pipelines:
 - Estrutural: precisa de mais recursos de HW;
 - Dados: precisa de forwarding e escalonamento por compilador;
 - Controle: discute-se em Arquitetura de Computadores.

44

Por hoje é só! Até a próxima!



Organização de Computadores

45