

Pequena Lista de Exercícios resolvidos sobre o assunto Pipelines - OAP

Professor: Ney Laert Vilar Calazans

Última alteração em: 19/outubro/2022

1. (P1-2001_1) Suponha que existe uma máquina onde as instruções de divisão gastam 15 ciclos de relógio (*clocks*) para executar, e todas as demais gastam, em média, 3 ciclos. Seja dado um programa a acelerar, onde 20% do número total de instruções executadas são divisões. A equipe de engenheiros de hardware menciona ser possível reduzir para 8 ciclos a execução da divisão. Porém, esta mudança acarretará um aumento de 15% no período de *clock*, nada mais sendo afetado. Responda sobre este assunto:
- Que percentagem do tempo total a máquina original gasta fazendo divisões, para o programa em questão?
 - A alteração sugerida pela equipe de engenheiros de hardware é recomendável? Em outras palavras, haverá ganho de desempenho para o programa a acelerar? Se sim, de quanto?

Resposta:

- Como os percentuais do total de instruções de cada classe são dados, bem como o CPI médio das classes, basta uma regra de três simples para formular a solução na regra de três, t representa o tempo de execução total):
$$\frac{20\% \text{ das instruções} \times 15 \text{ clocks (por divisão)} + 80\% \text{ das instruções} \times 3 \text{ clocks (por instrução)}}{20\% \text{ das instruções} \times 15 \text{ clocks (por divisão)}} = \frac{100\% \times t}{x\% \times t}$$
 - Resolvendo a regra de três, tem-se:
 - $x\% \times t = \frac{(100\% \times t \times 20\% \times 15 \text{ clocks})}{(20\% \times 15 \text{ clocks} + 80\% \times 3 \text{ clocks})} = 55,56\% \times t$
- A alteração sugerida pela equipe de engenheiros de hardware é recomendável? Em outras palavras, haverá ganho de desempenho para o programa a acelerar? Se sim, de quanto?
 - Para calcular se haverá ganho, basta computar a razão dos tempos antes e depois das alterações, usando a fórmula geral seguinte:
 $t = \text{no. de instruções} \times \text{CPI}_{\text{médio}} \times T$, onde T é o período de relógio
 - o número de instruções não muda, o $\text{CPI}_{\text{médio}}$ muda, pois a alteração faz o número de *clocks* da divisão passar de 15 para 8. Finalmente, o período T muda, aumentando 15%. Para calcular a razão que dá o *speed-up*, ou seja, $t_{\text{antes}}/t_{\text{depois}}$, deve-se começar pelo cálculo do $\text{CPI}_{\text{médio}}$ antes e depois, ou seja:
 $\text{CPI}_{\text{médio_antes}} = (20\% \times 15 + 80\% \times 3)/100\% = 5,4 \text{ clocks/instrução}$
 $\text{CPI}_{\text{médio_depois}} = (20\% \times 8 + 80\% \times 3)/100\% = 4,0 \text{ clocks/instrução}$
 - A partir daí, basta computar a razão, dividindo as fórmulas de t_{antes} e t_{depois} , notando que:
 $\text{no. instruções antes} = \text{no. instruções depois};$
 $T_{\text{depois}} = 1,15 \times T_{\text{antes}}.$
A fórmula do *speed-up* fica então $\text{speed-up} = \frac{t_{\text{antes}}}{t_{\text{depois}}} = \frac{(5,4 \times T_{\text{antes}})}{(4,0 \times 1,15 \times T_{\text{antes}})} = 1,173...$
 - Ou seja, a alteração é recomendável, pois há ganho de desempenho, que será de um pouco mais de 17%.**

2. (P1-2001_1) O código abaixo é um trecho de um programa escrito para o processador MIPS, para mover um *string* de uma região de memória para outra, regiões estas cujos endereços iniciais estão armazenados nos registradores $\$t2$ e $\$t6$, respectivamente.

	<code>add</code>	<code>\$t1, \$0, \$0</code>	; $\$t1$ é deslocamento do início da cadeia destino, inicia com 0
Loop:	<code>add</code>	<code>\$t3, \$t2, \$t1</code>	; $\$t2$ aponta início da cadeia fonte, $\$t3$ é endereço do caractere
	<code>lbu</code>	<code>\$t4, 0(\$t3)</code>	; lê caractere da cadeia fonte: $\$t4 \leftarrow \text{PMEM}(\$t3)$
	<code>add</code>	<code>\$t5, \$t6, \$t1</code>	; $\$t5$ é endereço onde escrever caractere na cadeia destino
	<code>sb</code>	<code>\$t4, 0(\$t5)</code>	; escreve caractere na cadeia destino: $\text{PMEM}(\$t5) \leftarrow \$t4$
	<code>addi</code>	<code>\$t1, \$t1, 1</code>	; incrementa deslocamento do início da cadeia destino
	<code>bne</code>	<code>\$t4, \$0, Loop</code>	; se caractere copiado não é o último ('\n'), continua

Supondo que o programa esteja sendo executado no pipeline do MIPS de 5 estágios, pede-se:

- Qual o número de ciclos para executar uma vez este trecho na máquina MIPS-S sem pipeline vista em aula? Qual o número mínimo **ideal** de ciclos de *clock* para a execução das sete primeiras instruções deste programa no pipeline do MIPS? (do `add $t1,$0,$0` até `bne $t4, $0, Loop`, apenas 1 vez)

Note-se um caso particular de uso de adiantamento entre os ciclos 6-8 acima. No final do ciclo 6, o dado lido pela instrução Ibu chega ao processador no estágio 4. No entanto, a instrução sb precisaria ler este valor durante a sua decodificação (no ciclo 6). Assim, deve-se adiantar o dado da saída do estágio M no ciclo 6 ou (1) para a entrada do estágio M da instrução add no ciclo 7, ou (2) para o estágio E da instrução sb no mesmo ciclo 7. Se a primeira opção for usada, outro adiantamento tem de ser feito no ciclo 8, da saída do estágio M da instrução add para a entrada do estágio M da sb. Esta é a opção mostrada na tabela acima. A segunda opção não necessitaria deste adiantamento adicional.

3. (P1-2001_1) Seja dado o trecho de programa abaixo, a ser executado no processador MIPS. Suponha uma implementação do MIPS com máxima capacidade de solução de conflitos de dados (inclusive a estrutura mestre escravo do Banco de Registradores, que permite leitura e escrita do mesmo registrador em um único ciclo), mas sem capacidade de realizar previsão de saltos (ou seja, saltos condicionais são realizados no quarto estágio do pipeline). Mostre o diagrama pipeline para a execução das instruções do trecho durante os primeiros 22 ciclos de relógio, supondo que \$5 aponta para o início de um vetor de 2 posições com o seguinte conteúdo: 125 000

```

Loop:   lw      $3, 0($5)
        beq    $0, $3, Xuxu
        add   $3, $7, $3
        addi  $5, $5, 4
        beq   $0, $0, Loop
Xuxu:   add    $2, $2, $2
        add   $4, $4, $4
        add   $6, $6, $6
...Resto do programa

```

Instrução/Ciclo	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22
Loop: lw \$3, 0(\$5)																						
beq \$0, \$3, Xuxu																						
add \$3, \$7, \$3																						
addi \$5, \$5, 4																						
beq \$0, \$0, Loop																						
Xuxu: add \$2, \$2, \$2																						
add \$4, \$4, \$4																						
add \$6, \$6, \$6																						

Convenções: X - bolha
 - - estágio não usado
 * - indica uso do estágio para salto (escrita no PC)
 F - flush do pipeline
 → - adiantamento ou leitura após escrita no mesmo ciclo
 B - Busca -- D - decodificação e busca de operandos -- E - execução de operação -- M - Memória -- W - write-back

Resposta:

Instrução/Ciclo	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22
Loop: lw \$3, 0(\$5)	B	D	E	M	W					B	D	E	M	W								
beq \$0, \$3, Xuxu		B	D	X	E	-	-				B	D	X	E	-*	-						
add \$3, \$7, \$3			B	X	D	E	-	W				B	X	D	E	F	F					
addi \$5, \$5, 4					B	D	E	-	W					B	D	F	F	F				
beq \$0, \$0, Loop						B	D	E	-*	-					B	F	F	F	F			
Xuxu: add \$2, \$2, \$2							B	D	E	F	F					B	D	E	-	W		
add \$4, \$4, \$4								B	D	F	F	F					B	D	E	-	W	
add \$6, \$6, \$6									B	F	F	F	F					B	D	E	-	W

Convenções: X - bolha
 - - estágio não usado
 * - indica uso do estágio para salto (escrita no PC)
 F - flush do pipeline
 → - adiantamento ou leitura após escrita no mesmo ciclo
 B - Busca -- D - decodificação e busca de operandos -- E - execução de operação -- M - Memória -- W - write-back